VIP6
本课程属于：039-高速DDR_LPDDR内存接口工程 芯片硬件与光电工程 · 共 6 门相关课程，组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录 咨询 / 购买

DDR5项目实战：从仿真验证到调试优化

共计 30 章节
点击此处阅读海量试读课程：100+行业、1000+细分领域
01
DDR5技术概述与演进
从DDR4到DDR5的关键升级 · 市场趋势
DDR5技术概述
02
DDR5系统架构与关键特性
速率 · 电压 · 封装
DDR5系统架构
03
DDR5 PHY层协议解析
物理层电气特性 · 训练机制
DDR5PHY
04
DDR5 DFI接口与协议
DFI 5.0接口信号 · 时序规范
DDR5DFI
05
SoC集成中的DDR5控制器设计要点
调度策略 · 命令队列
SoCDDR5
06
DDR5仿真验证环境搭建
基于SystemVerilog/UV…
DDR5仿真验证环境搭建
07
DDR5训练序列仿真
ZQ校准 · Vref训练 · DQ/DQS训练
DDR5训练序列仿真
08
DDR5读写操作仿真
单次读写 · 突发传输 · 行冲突处理
DDR5读写操作仿真
09
DDR5时序约束与STA分析
I/O时序 · 建立保持时间检查
DDR5STA
10
DDR5波形调试与信号完整性仿真
波形查看 · 眼图测量
DDR5波形调试
11
DDR5电源完整性分析
PDN设计 · 去耦电容放置
DDR5电源完整性分析
12
DDR5物理设计（布局布线）注意事项
等长布线 · 层叠结构
DDR5物理设计
13
DDR5信号完整性优化
IBIS模型导入 · 串扰分析 · 端接策略
DDR5信号完整性优化
14
DDR5眼图测量与调试
眼图模板 · 误码率测试
DDR5眼图测量
15
DDR5自测试（BIST）方案
MBIST实现 · 测试向量生成
DDR5BIST
16
DDR5 CRC/ECC验证
校验功能仿真 · 错误注入测试
DDR5CRC/ECC
17
DDR5初始化序列验证
MRC流程 · SPD读取 · 时序配置
DDR5初始化序列验证
18
DDR5低功耗模式验证
自刷新 · 断电 · 深度睡眠切换
DDR5低功耗模式验证
19
DDR5多通道一致性验证
通道间偏斜 · 命令同步
DDR5多通道一致性验证
20
DDR5 DQ/DQS时序调试
PLL配置 · 相位调整 · 延时链优化
DDR5DQ/DQS
21
DDR5训练失败案例分析
常见错误原因 · 调试方法
DDR5训练失败案例分析
22
DDR5仿真实战
后仿真（Gate-Level）与Ti…
DDR5仿真实战
23
DDR5硬件调试
逻辑分析仪使用 · 协议分析 · 采样点调整
DDR5硬件调试
24
DDR5温漂与电压调整策略
温度补偿 · 电压余量分析
DDR5温漂
25
DDR5测试向量生成与自动化
脚本化测试 · 回归验证
DDR5测试向量生成
26
DDR5量产测试策略
ATE测试流程 · 良率提升方法
DDR5量产测试策略
27
DDR5常见问题与修复方法
FIFO溢出 · 命令超时 · 仿真不收敛
DDR5常见问题
28
DDR5性能优化
频率调谐 · 延迟优化 · 带宽利用率提升
DDR5性能优化
29
DDR5验证覆盖率分析与收敛
代码覆盖率 · 功能覆盖率 · 断言覆盖率
DDR5验证覆盖率分析
30
DDR5项目实战总结与经验分享
项目复盘 · 设计规范 · 团队协作
DDR5项目实战总结