VIP6
本课程属于：034-国产FPGA与系统级工程开发 芯片硬件与光电工程 · 共 6 门相关课程，组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录 咨询 / 购买

FPGA与CPU软硬件协同异构计算

共计 30 章节
点击此处阅读海量试读课程：100+行业、1000+细分领域
01
课程导入
学习目标 · 课程定位 · 异构计算概念
课程导入学习目标
02
异构计算基础
CPU · GPU · FPGA
异构计算基础CPU
03
FPGA基础架构
可编程逻辑单元 · 查找表 · 触发器
FPGA基础架构
04
FPGA开发流程
RTL设计 · 仿真 · 综合
FPGA开发流程
05
硬件描述语言基础
Verilog/VHDL语法要点 · 模块化设计 · 时序逻辑与组合逻辑
硬件描述语言基础Verilog/VHDL
06
CPU与FPGA接口技术
PCIe · AXI总线 · DDR内存
CPUFPGA
07
软硬件协同设计方法
任务划分 · 性能瓶颈分析 · 软硬件接口定义
软硬件协同设计方…任务划分
08
高层次综合（HLS）
HLS原理 · C/C++到RTL的转换 · 流水线优化
HLS高层次综合
09
片上系统（SoC）与嵌入式FPGA
Zynq/Intel SoC架构 · ARM+FPGA的异构集成 · 裸机与Linux驱动开发
SoCFPGA
10
OpenCL与FPGA
OpenCL异构编程模型 · FPGA上的OpenCL实现 · 内核优化
OpenCLFPGA
11
RISC-V与FPGA
软核处理器（如MicroBlaze · Nios II · RISC-V软核）的集成
RISC-VFPGA
12
硬件加速器设计
卷积神经网络加速器 · 矩阵乘法加速器 · FFT加速器
硬件加速器设计卷积神经网络加速…
13
数据流与流水线设计
流水线原理 · 数据依赖处理 · 吞吐率与延迟权衡
数据流流水线设计
14
内存系统优化
片上存储层次 · DDR控制器 · 突发传输
内存系统优化片上存储层次
15
性能分析与优化工具
Vivado/Vitis HLS · Intel Quartus · ModelSim
性能分析优化工具
16
软硬件协同调试
JTAG调试 · 逻辑分析仪 · 片上逻辑分析
软硬件协同调试JTAG
17
实时操作系统与FPGA
RTOS在CPU上的任务调度 · FPGA硬件任务管理 · 实时性保障与案例
FPGA实时操作系统
18
异构计算中的通信优化
数据序列化 · 共享内存 · 消息传递
异构计算通信优化
19
典型应用案例一
基于FPGA+CPU的图像处理系统（… · 滤波 · 特征提取）的软硬件划分与实现
典型应用案例一FPGA+CPU
20
典型应用案例二
基于FPGA+CPU的深度学习推理加… · YOLO）的硬件加速器设计与部署
典型应用案例二FPGA+CPU
21
典型应用案例三
基于FPGA+CPU的软件定义网络（…
典型应用案例三FPGA+CPU
22
典型应用案例四
基于FPGA+CPU的数据库与大数据… · 压缩 · 加密）
典型应用案例四FPGA+CPU
23
典型应用案例五
基于FPGA+CPU的工业控制与机器…
典型应用案例五FPGA+CPU
24
常见问题与陷阱
时序收敛问题 · 资源冲突 · 数据同步
常见问题陷阱
25
性能评估与基准测试
性能指标（吞吐率 · 延迟 · 功耗
性能评估基准测试
26
安全性与可靠性
FPGA配置安全 · 硬件木马 · 容错设计
安全性可靠性
27
前沿趋势
可重构计算 · 动态部分重配置 · 异构多核
前沿趋势可重构计算
28
综合实战项目
从需求分析 · 软硬件划分 · FPGA逻辑设计
综合实战项目从需求分析
29
课程总结与进阶路径
核心知识回顾 · 常见误区 · 学习资源推荐
课程总结进阶路径
30
结课考核与项目答辩
课程设计题目 · 评分标准 · 答辩要点
结课考核项目答辩