VIP7
本课程属于：028-HLS、FPGA AI与硬件加速器 芯片硬件与光电工程 · 共 7 门相关课程，组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录 咨询 / 购买

FPGA脉动阵列GEMM矩阵乘加加速器设计

共计 30 章节
可可资料掘金营 · 点击在线试看
01
课程导入
目标=学习目标 · FPGA脉动阵列GEMM加速器的应用… · 整体课程框架与学习路径
课程导入目标=学习目标
02
GEMM基础
目标=矩阵乘加运算定义 · 计算复杂度 · 数据复用机会
GEMM目标=矩阵乘加运…
03
FPGA基础回顾
目标=可编程逻辑结构 · DSP Slice · BRAM
FPGA基础回顾
04
脉动阵列原理
目标=数据流驱动计算 · PE单元 · 权重固定/输出固定/行固定等典型脉动…
脉动阵列原理目标=数据流驱动…
05
脉动阵列分类
目标=一维与二维脉动阵列 · 输出驻留 · 权重驻留
脉动阵列分类目标=一维
06
GEMM映射方法
目标=将矩阵分块 · 循环展开 · 循环交换映射到脉动阵列的步骤与示例
GEMM映射方法
07
PE单元设计
目标=乘加单元 · 寄存器 · 数据广播与转发
PE单元设计
08
数据流与调度
目标=输入矩阵加载 · 权重预取 · 部分和累加
数据流调度
09
存储层次设计
目标=片上缓存 · 行缓存 · 双缓冲
存储层次设计目标=片上缓存
10
接口与带宽
目标=AXI4 · AXI-Stream · DMA
接口带宽
11
定点与浮点实现
目标=定点量化 · 动态范围 · 浮点IP核
定点浮点实现
12
时序与流水线
目标=关键路径分析 · 流水线级数 · 时钟频率与吞吐率
时序流水线
13
资源与功耗
目标=DSP · LUT · FF
资源功耗
14
设计流程
目标=从算法建模 · 架构设计 · RTL实现
设计流程目标=从算法建模
15
HLS实现入门
目标=使用Vitis HLS描述脉动… · 接口综合 · 流水线指令与数组分割
HLS实现入门
16
RTL实现入门
目标=Verilog/VHDL编写P… · 生成语句 · 参数化设计与模块复用
RTL实现入门
17
仿真验证
目标=测试平台搭建 · 参考模型 · 随机激励
仿真验证目标=测试平台搭…
18
综合与实现
目标=综合约束 · 时序约束 · 布局布线
综合实现
19
案例实战一
目标=8x8脉动阵列GEMM加速器设… · 包含架构图 · 接口定义与RTL/HLS实现
案例实战一x8
20
案例实战二
目标=16x16脉动阵列GEMM加速… · 包含分块策略 · 双缓冲与性能评估
案例实战二x16
21
案例实战三
目标=面向卷积的im2col+GEM… · 包含数据重排 · 脉动阵列复用与端到端验证
案例实战三im2col+GEM
22
性能建模
目标=计算吞吐率 · 访存带宽 · 利用率
性能建模目标=计算吞吐率
23
常见问题一
目标=数据冲突 · 流水线停顿 · 部分和溢出
常见问题一目标=数据冲突
24
常见问题二
目标=时序不收敛 · 资源超限 · 功耗过高
常见问题二目标=时序不收敛
25
优化技术一
目标=阵列尺寸选择 · 数据复用增强 · 权重压缩
优化技术一目标=阵列尺寸选…
26
优化技术二
目标=多核脉动阵列 · 层间流水 · 批处理
优化技术二目标=多核脉动阵…
27
对比与选型
目标=FPGA脉动阵列与GPU · TPU · ASIC在GEMM加速上的差异与适用…
对比选型
28
工具与生态
目标=Vivado · Vitis · HLS
工具生态
29
综合提升
目标=从GEMM到完整神经网络加速器 · 包含算子融合 · 量化部署与系统集成
综合提升GEMM
30
课程总结与项目答辩
目标=知识体系回顾 · 设计报告撰写 · 性能展示
课程总结项目答辩