VIP6

本课程属于：025-STA时序分析与数字IC收敛 芯片硬件与光电工程 · 共 6 门相关课程，组合学习更完整。

查看所属VIP全部课程 →

← 返回所属目录咨询 / 购买

拥塞分析驱动的时序收敛方案

📚 共计 30 章节

绪论：拥塞·隐形杀手

为什么时序收敛越来越难？拥塞如何成为“隐形杀手”？课程目标与学习路径。

基础概念回顾

建立时间与保持时间、时钟偏斜与抖动、组合逻辑延迟。

拥塞的根源

前端设计风格、后端绕线资源、工艺节点的影响。

拥塞的量化指标

绕线密度、热点图、拥塞报告解读。

拥塞与时序的耦合

绕线过长导致RC延迟增大、信号完整性恶化。

静态时序分析(STA)基础

标准延迟格式(SDF)、时序弧、关键路径。

STA中的拥塞感知

如何从时序报告中识别拥塞引起的违例。

物理综合(Physical Synthesis)

布局前的拥塞预估与优化。

布局规划(Floorplanning)

宏单元摆放、电源网络规划对拥塞的影响。

标准单元布局(Placement)

拥塞驱动的单元摆放算法。

时钟树综合(CTS)中的拥塞考虑

时钟绕线资源分配。

绕线(Routing)基础

全局绕线与详细绕线、绕线层分配。

拥塞驱动的绕线策略

绕线层调整、间距规则、屏蔽线插入。

时序修复(Timing ECO)基础

单元尺寸调整、缓冲器插入、逻辑重构。

拥塞感知的时序修复

避免在拥塞区域插入缓冲器。

信号完整性(SI)与串扰

串扰延迟、串扰噪声及其与拥塞的关系。

多角多模(MCMM)分析

不同工艺角下的拥塞与时序权衡。

功耗与拥塞

高功耗单元聚集导致的局部拥塞与电压降。

层次化设计中的拥塞管理

顶层与模块间的接口拥塞。

层次化接口

先进工艺节点(7nm/5nm)的挑战

FinFET结构、多重 patterning 对拥塞的影响。

先进工艺FinFET

机器学习在拥塞预测中的应用

基于历史数据的拥塞热点预测。

EDA工具实战(一)

使用Innovus/ICC2进行拥塞分析。

EDA工具实战(二)

拥塞报告解读与可视化。

报告可视化

EDA工具实战(三)

拥塞驱动的布局与绕线流程。

流程布局绕线

案例分析(一)：高性能CPU

一个高性能CPU核心的拥塞与时序收敛。

案例分析(二)：AI加速器

一个AI加速器芯片的拥塞优化全过程。

案例分析(三)：低功耗IoT

一个低功耗IoT芯片的拥塞与功耗权衡。

脚本自动化：Tcl实战

Tcl脚本实现拥塞数据提取与批量修复。

收敛方法论总结

一套可复用的拥塞驱动时序收敛流程。

方法论流程

未来趋势：3D IC & Chiplet

3D IC、Chiplet技术对拥塞分析的新挑战。