所属分类：硬件射频与高速接口 当前为单品课程，可返回上一级继续浏览同方向资料。
← 返回上一级
← 返回所属目录 咨询 / 购买

PCIe Gen3 Gen4高速接口 PCI Express总线

共计 30 章节
点击此处阅读海量试读课程：100+行业、1000+细分领域
01
课程导入
PCIe总线的发展历程 · Gen3/Gen4的定位 · 学习目标与课程整体框架
课程导入PCIe
02
PCIe基础架构
PCIe的点对点拓扑 · 根复合体 · 交换器
PCIe基础架构
03
PCIe配置空间与枚举
配置空间结构 · BAR（基地址寄存器） · 设备枚举与资源分配流程
PCIe配置空间
04
PCIe事务层协议
TLP（事务层包）格式 · 类型（内存 · IO
PCIe事务层协议
05
PCIe数据链路层
DLLP（数据链路层包） · ACK/NAK重传机制 · 流控与信用管理
PCIe数据链路层
06
PCIe物理层基础
电气特性 · 编码方案（8b/10b vs 128… · 差分信号与通道设计
PCIe物理层基础
07
PCIe Gen3关键技术
128b/130b编码 · 扰码器 · 均衡技术
PCIeGen3
08
PCIe Gen4关键技术
16GT/s速率 · 信号完整性挑战 · 前向纠错（FEC）与接收端均衡增强
PCIeGen4
09
PCIe链路训练与状态机
LTSSM状态机 · 链路初始化 · 速度协商
PCIe链路训练
10
PCIe电源管理
ASPM（活动状态电源管理） · L0s/L1/L2状态 · 设备电源管理D状态
PCIe电源管理
11
PCIe中断机制
INTx · MSI · MSI-X的原理
PCIe断机制
12
PCIe DMA与数据传输
DMA引擎原理 · 描述符环 · 数据搬运流程与性能优化
PCIeDMA
13
PCIe虚拟化技术
SR-IOV（单根I/O虚拟化） · VF（虚拟功能） · 地址转换与直通
PCIe虚拟化技术
14
PCIe错误处理
错误类型（可纠正/不可纠正） · 错误报告机制 · AER（高级错误报告）与恢复流程
PCIe错误处理
15
PCIe带宽计算与性能分析
Gen3/Gen4的带宽计算 · 有效载荷与开销 · 性能测试方法
PCIe带宽计算
16
PCIe信号完整性基础
眼图 · 抖动 · 串扰
PCIe信号完整性基础
17
PCIe Gen4 PCB设计要点
叠层设计 · 走线规则 · 过孔优化
PCIeGen4
18
PCIe Gen4连接器与插槽
标准插槽类型 · 金手指设计 · 信号引脚定义与机械规格
PCIeGen4
19
PCIe Gen4测试与验证
一致性测试 · 眼图模板 · 误码率测试
PCIeGen4
20
PCIe Gen4实战案例
从零设计一个PCIe Gen4端点设…
PCIeGen4
21
PCIe驱动开发基础
Linux下PCIe设备驱动框架 · probe/remove · BAR映射
PCIe驱动开发基础
22
PCIe调试技巧
常见链路训练失败原因 · 寄存器调试 · 逻辑分析仪与示波器配合
PCIe调试技巧
23
PCIe Gen4与Gen3的兼容性设计
向下兼容机制 · 速率协商 · 系统集成注意事项
PCIeGen4
24
PCIe Gen4在AI/GPU加速卡中的应用
高带宽需求 · 多通道设计 · 功耗与散热
PCIeGen4
25
PCIe Gen4在存储系统中的应用
NVMe协议 · 多队列 · 延迟优化与吞吐量提升
PCIeGen4
26
PCIe Gen4在高速数据采集系统中的应用
高采样率 · 实时传输 · 缓冲与同步
PCIeGen4
27
PCIe Gen4系统级设计挑战
拓扑规划 · 时钟架构 · 复位策略
PCIeGen4
28
PCIe Gen4与CXL（Compute Express Link）的关系
CXL基础 · 与PCIe的异同 · 未来趋势
PCIeGen4
29
PCIe Gen5/Gen6展望
速率演进 · PAM4调制 · 信号完整性新挑战
PCIeGen5/Gen6
30
综合实战项目
设计并验证一个PCIe Gen4数据… · 涵盖硬件 · 驱动
综合实战项目PCIe