所属分类：硬件射频与高速接口 当前为单品课程，可返回上一级继续浏览同方向资料。
← 返回上一级
← 返回所属目录 咨询 / 购买

PCIe总线架构与系统设计

共计 30 章节
点击此处阅读海量试读课程：100+行业、1000+细分领域
01
课程导入
PCIe总线的发展历程 · 应用领域 · 学习路径与课程目标
课程导入PCIe
02
PCIe基础知识
PCIe与PCI/PCI-X的区别 · 关键术语（Lane · Link
PCIe基础知识
03
PCIe体系结构
分层模型（事务层 · 数据链路层 · 物理层）及各层功能概述
PCIe体系结构
04
PCIe配置空间
配置空间结构 · Capability结构 · BAR（基地址寄存器）机制与地址映射
PCIe配置空间
05
PCIe地址空间与事务类型
存储器 · I/O · 配置
PCIe地址空间
06
PCIe事务层协议
TLP（事务层包）格式 · Header类型 · 数据负载
PCIe事务层协议
07
PCIe数据链路层
DLLP（数据链路层包） · 流控机制 · ACK/NAK重传
PCIe数据链路层
08
PCIe物理层
电气特性 · 编码方案（8b/10b · 128b/130b）
PCIe物理层
09
PCIe链路训练与初始化
LTSSM状态详解 · 链路速率协商 · 宽度协商
PCIe链路训练
10
PCIe中断机制
INTx · MSI · MSI-X的原理
PCIe断机制
11
PCIe DMA与数据传输
DMA引擎设计 · 描述符环 · 数据搬运与性能优化
PCIeDMA
12
PCIe错误处理
错误类型（可纠正/不可纠正） · 错误报告机制（AER） · 错误注入与调试
PCIe错误处理
13
PCIe电源管理
ASPM（主动电源管理） · L0s/L1/L2状态 · 设备电源管理（D状态）
PCIe电源管理
14
PCIe虚拟化技术
SR-IOV（单根I/O虚拟化） · VF（虚拟功能） · 地址转换与直通
PCIe虚拟化技术
15
PCIe交换机与桥接
Switch内部结构 · 路由机制（基于ID/地址） · 多主机与NTB（非透明桥）
PCIe交换机
16
PCIe时序与信号完整性
时钟架构 · 参考时钟 · 眼图
PCIe时序
17
PCIe系统设计流程
需求分析 · 拓扑规划 · 链路宽度/速率选择
PCIe系统设计流程
18
PCIe硬件设计实战
原理图设计要点 · PCB布局布线规则 · 阻抗匹配与耦合电容
PCIe硬件设计实战
19
PCIe固件与驱动开发
BIOS/UEFI枚举 · Linux PCIe驱动框架 · 设备初始化与资源分配
PCIe固件
20
PCIe调试工具与方法
逻辑分析仪 · 协议分析仪 · 示波器测量
PCIe调试工具
21
PCIe性能优化
吞吐量计算 · 延迟优化 · 队列深度调整
PCIe性能优化
22
PCIe与CPU互联
处理器PCIe控制器 · NUMA架构 · 一致性（CXL）与未来趋势
PCIeCPU
23
PCIe案例实战（一）
基于FPGA的PCIe端点设计 · 从RTL到系统集成
PCIe案例实战
24
PCIe案例实战（二）
PCIe Switch系统设计 · 多设备扩展与资源分配
PCIe案例实战
25
PCIe案例实战（三）
高速数据采集卡PCIe接口设计 · DMA与中断协同
PCIe案例实战
26
PCIe常见问题与解决
链路训练失败 · 带宽不足 · 错误风暴
PCIe常见问题
27
PCIe测试与验证
一致性测试（PCI-SIG） · 环回测试 · 压力测试与可靠性验证
PCIe测试
28
PCIe安全与可靠性
隔离机制 · 故障恢复 · 热插拔与冗余设计
PCIe安全
29
PCIe综合项目
从零设计一个PCIe系统 · 涵盖硬件 · 固件
PCIe综合项目
30
课程总结与进阶
PCIe 6.0/7.0新特性 · CXL生态 · 学习资源与职业发展建议
课程总结进阶