所属分类：硬件射频与高速接口 当前为单品课程，可返回上一级继续浏览同方向资料。

← 返回上一级

← 返回所属目录咨询 / 购买

DDR4与DIMM内存系统级设计

共计 30 章节

点击此处阅读海量试读课程：100+行业、1000+细分领域

DDR4与DIMM内存系统级设计的背… · 学习目标 · 课程框架与适用人群

课程导入DDR4

内存系统基础

内存层次结构 · DDR4与DIMM的基本概念 · 关键术语（如Bank

内存系统基础内存层次结构

DDR4规范详解

JEDEC标准 · DDR4引脚定义 · 电气特性

DDR4规范详解

DIMM类型与结构

UDIMM · RDIMM · LRDIMM

内存控制器与系统集成

内存控制器架构 · 地址映射 · 通道交织

内存控制器系统集成

信号完整性基础

传输线理论 · 阻抗匹配 · 反射

信号完整性基础传输线理论

电源完整性设计

DDR4供电架构（VDD · VDDQ · VTT）

电源完整性设计DDR4

时钟与复位设计

DDR4时钟信号（CK · DQS）的生成 · 分布

时钟复位设计

命令与地址总线设计

命令/地址信号的拓扑结构（Fly-b… · 时序约束 · 读写命令的时序分析

命令地址总线设计

数据总线设计

DQ/DQS/DM信号的连接方式 · 数据选通与数据对齐 · 写均衡（Write Leveling…

数据总线设计DQ/DQS/DM

DDR4初始化与训练流程

上电序列 · 模式寄存器配置（MR0-MR6） · ZQ校准

时序分析与预算

建立/保持时间 · 时序裕量计算 · 读写时序预算

时序分析预算

PCB布局与布线规则

DDR4布局分区 · 等长控制 · 阻抗控制

仿真与验证方法

使用IBIS/SPICE模型进行信号… · 时序仿真 · 电源完整性仿真及工具（如HyperL…

仿真验证方法

DDR4测试与调试

逻辑分析仪 · 示波器 · 协议分析仪的使用

内存错误与可靠性

ECC功能 · 错误检测与纠正（SEC-DED） · 内存故障模式

内存错误可靠性

热设计与管理

DDR4与DIMM的功耗模型 · 散热方案 · 温度传感器（TS）与热节流（Ther…

热设计管理

DDR4低功耗设计

低功耗模式（Power-Down · Self-Refresh） · 动态电压频率调整（DVFS）

DDR4低功耗设计

DDR4与DDR5过渡

DDR5关键变化（如PMIC · 双通道DIMM） · 设计迁移考虑

基于典型处理器（如Intel/AMD… · 从需求分析到原理图设计

案例实战Intel/AMD

DDR4 PCB布局布线实例 · 包括层叠选择 · 等长约束

案例实战DDR4

DDR4初始化与训练调试 · 通过实际平台演示BIOS设置 · 训练失败分析与解决

案例实战DDR4

DDR4信号完整性测试 · 使用示波器测量眼图 · 抖动

案例实战DDR4

DDR4电源完整性设计 · 通过PDN仿真与实测解决电压纹波问题

案例实战DDR4

常见问题与误区

DDR4设计中的常见错误（如拓扑选择… · 等长不严格 · 去耦不足）及规避方法

常见问题误区

DDR4多通道与多Rank设计 · 内存交织策略 · 3DS堆叠与HBM对比

高级主题DDR4

系统级协同设计

DDR4与CPU · 主板 · BIOS

系统级协同设计DDR4

设计工具链

从原理图工具（OrCAD/Altiu…

设计工具链OrCAD/Altiu

设计一个完整的DDR4内存子系统 · 包括需求分析 · 原理图

综合项目DDR4

课程总结与进阶路径

回顾核心知识点 · 推荐深入学习资源（如JEDEC规范 · 参考设计

课程总结进阶路径