所属分类：硬件射频与高速接口 当前为单品课程，可返回上一级继续浏览同方向资料。

← 返回上一级

← 返回所属目录咨询 / 购买

高速SerDes_同步开关噪声SSN与地弹效应仿真抑制

共计 30 章节

点击此处阅读海量试读课程：100+行业、1000+细分领域

学习目标 · 课程大纲 · 核心概念（SSN

课程导入学习目标

高速SerDes基础

SerDes架构 · 信号完整性基础 · 高速链路组成

同步开关噪声（SSN）原理

SSN产生机理 · 影响因素（驱动数量 · 开关速度

SSN同步开关噪声

地弹效应详解

地弹定义 · 产生机制 · 地弹对信号完整性和电源完整性的影响

地弹效应详解地弹定义

封装与互连寄生参数

封装模型（RLC） · 键合线 · 焊球

封装互连寄生参数

电源分配网络（PDN）基础

PDN组成 · 目标阻抗 · 去耦电容

PDN电源分配网络

SSN与地弹的时域与频域分析

时域波形特征 · 频域阻抗分析 · 谐振点识别

SSN地弹的时域

仿真工具与流程

常用EDA工具（如ADS · HFSS · SIwave

仿真工具流程

IBIS模型与AMI模型

IBIS模型结构 · SSN仿真中的IBIS应用 · AMI模型用于SerDes链路仿真

SSN仿真建模方法

芯片级 · 封装级 · 板级协同建模

SSN仿真建模方法

地弹仿真案例

典型DDR或SerDes接口地弹仿真… · 参数设置 · 结果分析

地弹仿真案例DDR

去耦电容设计与优化

电容类型选择 · 放置策略 · 容值组合

去耦电容设计优化

电源平面与地平面设计

平面分割 · 缝隙处理 · 过孔布置

电源平面地平面设计

驱动端设计抑制SSN

驱动强度调整 · 压摆率控制 · 预加重与去加重

SSN驱动端设计抑制

接收端设计抑制地弹

端接技术 · 均衡器（CTLE/DFE） · 共模噪声抑制

接收端设计抑制地…端接技术

封装级抑制技术

封装基板设计 · 电源/地引脚优化 · 倒装芯片与键合线对比

封装级抑制技术封装基板设计

PCB布局布线抑制SSN

电源/地平面完整性 · 信号回流路径 · 过孔设计

差分信号与SSN

差分对优势 · 共模噪声 · 差分阻抗控制

SSN差分信号

多通道串扰与SSN

多通道同时开关 · 串扰耦合 · 码间干扰与SSN叠加效应

SSN多通道串扰

仿真与测量相关性

探针测量 · 示波器/频谱仪测量 · 仿真与实测对比

仿真测量相关性

SSN与地弹的抑制设计规则

设计规则总结 · 检查清单 · 常见误区

SSN地弹的抑制设计规…

高级仿真技术

统计眼图仿真 · 瞬态仿真 · 频域仿真

高级仿真技术统计眼图仿真

DDR4/DDR5接口SSN抑制 · 优化 · 验证全过程

案例实战DDR4/DDR5

PCIe/SerDes接口地弹抑制 · 均衡与去加重优化

案例实战PCIe/SerDes

FPGA高速接口SSN抑制 · 封装效应 · 板级协同设计

案例实战FPGA

常见问题与调试

地弹引起的误码 · 抖动恶化 · 电源噪声耦合

常见问题调试

新兴技术趋势

3D封装 · Chiplet · 光互连

新兴技术趋势3D封装

设计一个高速SerDes接口 · 完成SSN与地弹仿真 · 抑制方案设计

综合项目SerDes

课程总结与进阶路径

核心知识点回顾 · 技能树 · 推荐书籍与

课程总结进阶路径

综合测试题 · 项目答辩 · 设计报告要求

结课考核综合测试题