所属分类：硬件射频与高速接口 当前为单品课程，可返回上一级继续浏览同方向资料。
← 返回上一级
← 返回所属目录 咨询 / 购买

稀疏神经网络AI加速器硬件设计

共计 30 章节
点击此处阅读海量试读课程：100+行业、1000+细分领域
01
课程导入
稀疏神经网络加速器的背景 · 意义 · 学习路径与课程目标
课程导入稀疏神经网络加速…
02
神经网络基础与稀疏性概念
神经网络基本结构 · 前向推理 · 权重与激活稀疏性定义及来源
神经网络基础稀疏性概念
03
稀疏神经网络模型与算法
剪枝 · 量化 · 低秩分解等稀疏化方法
稀疏神经网络模型算法
04
硬件加速器设计基础
数字电路基础 · 流水线 · 并行计算
硬件加速器设计基…数字电路基础
05
稀疏加速的挑战与机遇
不规则计算 · 负载均衡 · 存储带宽瓶颈
稀疏加速的挑战机遇
06
稀疏数据编码与存储格式
CSR · CSC · 位图
稀疏数据编码存储格式
07
稀疏矩阵乘法硬件实现
通用矩阵乘法（GEMM）的稀疏化处理 · 稀疏矩阵-矩阵乘法（SpMM）与稀疏…
稀疏矩阵乘法硬件…GEMM
08
稀疏卷积硬件实现
稀疏卷积的滑动窗口处理 · im2col变换 · 稀疏模式下的计算复用与跳过策略
稀疏卷积硬件实现稀疏卷积的滑动窗…
09
索引与调度单元设计
稀疏索引解析 · 非零元素调度 · 动态负载均衡与任务分配机制
索引调度单元设计
10
存储系统与数据流优化
稀疏数据的片上存储分配 · 多级缓存 · 数据复用
存储系统数据流优化
11
计算单元架构设计
乘加阵列（MAC阵列） · 稀疏感知的PE（处理单元）设计 · 跳过零值逻辑
计算单元架构设计MAC
12
控制逻辑与状态机设计
稀疏加速器的控制流程 · 状态机设计 · 流水线冲突处理与同步机制
控制逻辑状态机设计
13
片上网络与互连设计
适用于稀疏通信的片上网络拓扑 · 路由策略 · 拥塞控制与多核协同
片上网络互连设计
14
硬件仿真与验证方法
RTL仿真 · 形式验证 · FPGA原型验证
硬件仿真验证方法
15
FPGA实现案例
基于FPGA的稀疏加速器原型设计 · 包括资源利用 · 时序优化与性能评估
FPGA实现案例
16
ASIC实现流程
从RTL到GDSII的流程 · 包括综合 · 布局布线
ASIC实现流程
17
软硬件协同设计
编译器 · 运行时库与硬件接口 · 稀疏模型到硬件指令的映射与优化
软硬件协同设计编译器
18
性能评估与基准测试
常用基准（如稀疏神经网络模型） · 性能指标（吞吐量 · 延迟
性能评估基准测试
19
能效优化技术
动态电压频率调整（DVFS） · 时钟门控 · 电源门控
能效优化技术DVFS
20
先进稀疏加速架构
基于图神经网络的加速器 · 可重构架构 · 存内计算与稀疏性结合
先进稀疏加速架构基于图神经网络的…
21
稀疏Transformer加速器设计
针对注意力机制稀疏性的专用硬件设计 · 包括稀疏注意力计算
Transformer稀疏
22
多核与异构系统集成
多核稀疏加速器 · CPU-GPU-FPGA异构集成 · 任务划分与通信优化
多核异构系统集成
23
容错与可靠性设计
稀疏加速器中的软错误 · 硬错误检测与恢复机制 · 以及冗余设计
容错可靠性设计
24
安全与隐私考虑
侧信道攻击 · 硬件木马 · 稀疏模式泄露风险及防护措施
安全隐私考虑
25
工具链与开发环境
硬件描述语言（Verilog/VHD… · HLS（高层次综合） · 仿真工具
工具链开发环境
26
案例实战
基于公开稀疏模型（如稀疏ResNet · 稀疏BERT）的加速器设计实战 · 从算法到硬件实现
案例实战ResNet
27
常见问题与调试技巧
稀疏加速器设计中的常见错误 · 性能瓶颈定位 · 调试方法与优化技巧
常见问题调试技巧
28
前沿趋势与研究方向
神经形态计算 · 光计算 · 量子计算与稀疏加速的交叉
前沿趋势研究方向
29
综合项目
设计一个完整的稀疏神经网络加速器 · 包括规格定义 · 架构设计
综合项目设计一个完整的稀…
30
课程总结与进阶路径
核心知识点回顾 · 学习资源推荐 · 研究方向与职业发展建议
课程总结进阶路径