首页
›
热销单品
›
硬件射频与高速接口
›
《四层板PCB Layout实战与阻抗控制深入浅出》
所属分类:硬件射频与高速接口
当前为单品课程,可返回上一级继续浏览同方向资料。
← 返回上一级
← 返回所属目录
咨询 / 购买
📘
四层板PCB Layout实战与阻抗控制深入浅出
共计 30 章节
点击此处阅读海量试读课程:100+行业、1000+细分领域
01
课程导入
四层板PCB的应用场景 · 学习目标 · 课程整体框架与学习方法
课程导入
PCB
02
PCB基础回顾
叠层结构 · 铜厚 · 线宽
PCB
基础回顾
03
四层板叠层设计
常用叠层方案(信号-地-电源-信号) · 层间电容 · 回流路径与EMI考虑
四层板叠层设计
常用叠层方案
04
阻抗控制基础
特性阻抗 · 差分阻抗 · 共面波导等定义
阻抗控制基础
特性阻抗
05
阻抗计算工具实战
使用Polar Si9000或Sat… · 并解读结果
阻抗计算工具实战
Polar
06
叠层参数与阻抗匹配
如何根据目标阻抗(50Ω单端 · 90Ω/100Ω差分)选择叠层参数和…
叠层参数
阻抗匹配
07
四层板布局规划
功能分区 · 电源/地平面分割 · 关键器件摆放与热设计考虑
四层板布局规划
功能分区
08
电源完整性基础
去耦电容布局 · 电源平面阻抗 · 电流回路与电源噪声抑制
电源完整性基础
去耦电容布局
09
地平面与回流路径
地平面完整性 · 跨分割问题 · 回流电流路径设计与优化
地平面
回流路径
10
高速信号布线规则
差分对布线 · 等长控制 · 阻抗连续
高速信号布线规则
差分对布线
11
时钟与关键信号布线
时钟线布线要点 · 串扰控制 · 包地处理与屏蔽
时钟
关键信号布线
12
DDR/高速接口Layout实战
DDR3/DDR4布线要求 · 地址/数据/控制线分组与等长
DDR
Layout
13
USB/PCIe/以太网等接口Layout
差分对布线 · 共模扼流圈位置 · ESD保护器件布局
USB/PCIe
Layout
14
电源电路Layout
DC-DC转换器布局 · 功率回路 · 反馈线走线
Layout
电源电路
15
模拟与数字混合信号Layout
分区隔离 · 地分割策略 · ADC/DAC布局布线
Layout
模拟
16
射频电路Layout
阻抗控制 · 微带线/带状线 · 接地与屏蔽
Layout
射频电路
17
过孔设计
过孔类型 · 过孔阻抗 · 过孔stub
过孔设计
过孔类型
18
PCB制造工艺与阻抗公差
蚀刻补偿 · 阻焊层影响 · 阻抗测试条设计
PCB
制造工艺
19
阻抗测试与验证
TDR测试原理 · 测试方法 · 如何解读测试报告并调整设计
阻抗测试
验证
20
信号完整性仿真入门
使用HyperLynx或ADS进行简… · 验证阻抗与反射
信号完整性仿真入…
HyperLynx
21
电源完整性仿真入门
使用PI工具分析电源平面阻抗与去耦效…
电源完整性仿真入…
PI
22
EMC/EMI设计
四层板中的EMI来源 · 屏蔽 · 滤波
EMC/EMI
设计
23
PCB设计规则检查(DRC)
设置阻抗相关规则 · 间距规则 · 制造规则
PCB
DRC
24
从原理图到PCB的转换
网表导入 · 封装检查 · 布局布线准备
PCB
从原理图到
25
四层板Layout完整流程实战
从叠层设置 · 布局 · 布线
Layout
四层板
26
案例实战
高速数字电路四层板设计(如FPGA/…
案例实战
FPGA
27
案例实战
射频/无线模块四层板设计(如蓝牙/W…
案例实战
射频
28
常见问题与解决
阻抗不连续 · 串扰 · 地弹
常见问题
解决
29
设计优化与可制造性
DFM检查 · 拼板 · 工艺边
设计优化
可制造性
30
综合提升与项目实战
结合多个案例 · 完成一个完整四层板项目 · 并总结设计规范与最佳实践
综合提升
项目实战
所属VIP或分类
同VIP:ADC采样与信号调理全流程实战
同VIP:ADS信号完整性仿真-高速电路PCB-SI
同VIP:Ansys-HFSS高速串行链路SerDes信号完整性仿真