所属分类：嵌入式Linux与RTOS 当前为单品课程，可返回上一级继续浏览同方向资料。

← 返回上一级

← 返回所属目录咨询 / 购买

SRAM低功耗设计与读写时序控制

共计 30 章节

点击此处阅读海量试读课程：100+行业、1000+细分领域

SRAM在SoC中的作用 · 低功耗设计的重要性 · 课程学习目标与整体框架

课程导入SRAM

存储单元结构（6T/8T） · 工作原理 · 读写操作的基本流程

SRAM关键参数

访问时间 · 循环时间 · 建立/保持时间

SRAM关键参数

低功耗设计挑战

工艺缩放带来的漏电问题 · 电压降低对稳定性的影响 · 功耗与性能的权衡

低功耗设计挑战工艺缩放带来的漏…

低功耗SRAM架构

分块（Banking） · 字线分割 · 位线分割

电源管理技术

电源门控（Power Gating） · 电压调节（DVFS） · 多电压域设计

电源管理技术Power

动态功耗优化

减少位线摆幅 · 电荷分享 · 条件预充电

动态功耗优化减少位线摆幅

静态功耗优化

反向体偏置 · 高阈值器件 · 漏电控制技术（如MTCMOS）

静态功耗优化反向体偏置

读写辅助电路

写辅助（Write Assist） · 读辅助（Read Assist） · 负位线技术

读写辅助电路Write

时序控制基础

时钟信号 · 读写使能 · 地址译码时序

时序控制基础时钟信号

读时序分析

读周期时序图 · 关键路径 · 读延迟计算

读时序分析读周期时序图

写时序分析

写周期时序图 · 写恢复时间 · 写掩码

写时序分析写周期时序图

时序约束与验证

静态时序分析（STA） · 时序约束文件（SDC） · 仿真验证方法

时序约束验证

低功耗时序设计

时钟门控（Clock Gating） · 数据门控 · 异步设计在低功耗中的应用

低功耗时序设计Clock

SRAM编译器与生成器

内存编译器原理 · 配置参数（容量 · 位宽

工艺与模型

不同工艺节点（如28nm · 16nm · 7nm）对SRAM功耗和时序的影响

使用Memory Compiler生… · 并分析其功耗报告

案例实战Memory

基于Verilog的SRAM模型编写 · 实现基本读写功能并仿真验证时序

案例实战Verilog

在SoC中集成SRAM · 设计时钟门控和电源管理单元 · 降低整体功耗

案例实战SoC

使用EDA工具（如PrimeTime… · 优化关键路径

案例实战EDA

读写冲突 · 亚稳态 · 数据保持失败的原因与解决方案

常见问题读写冲突

低功耗设计导致的性能下降 · 面积增加 · 可靠性问题及权衡

常见问题低功耗设计导致的…

时序收敛困难 · 时钟偏斜 · 电源噪声对SRAM的影响

常见问题时序收敛困难

近阈值/亚阈值SRAM设计 · 非易失SRAM · 新型存储技术对比

高级主题SRAM

自适应体偏置 · 动态电压频率调整（DVFS）与SRA…

高级主题自适应体偏置

3D集成SRAM · 片上网络（NoC）中的SRAM功耗管…

高级主题SRAM

设计流程整合

从规格定义 · 架构选择 · 电路设计

设计流程整合从规格定义

工具链实践

使用HSPICE进行SRAM电路仿真 · 功耗测量 · 时序提取

工具链实践HSPICE

设计一个低功耗SRAM子系统 · 满足特定功耗和性能指标 · 并撰写设计报告

综合提升SRAM

核心知识点回顾 · 设计经验分享 · 未来趋势展望与学习资源推荐

课程总结核心知识点回顾