所属分类：嵌入式Linux与RTOS 当前为单品课程，可返回上一级继续浏览同方向资料。
← 返回上一级
← 返回所属目录 咨询 / 购买

RISC-V计算机组成原理 RISC-V CPU设计计算机体系结构

共计 30 章节
点击此处阅读海量试读课程：100+行业、1000+细分领域
01
课程导入
RISC-V的起源 · 发展现状 · 学习路径与课程目标
课程导入RISC-V
02
计算机组成原理基础
冯·诺依曼结构 · 数据通路 · 控制单元
计算机组成原理基…诺依曼结构
03
RISC-V指令集架构概述
指令格式 · 寄存器 · 寻址模式
RISC-V指令集架构概述
04
RISC-V基础整数指令集RV32I
算术 · 逻辑 · 访存
RISC-VRV32I
05
RISC-V汇编编程基础
汇编语法 · 伪指令 · 函数调用约定
RISC-V汇编编程基础
06
RISC-V工具链与模拟器
GCC · Binutils · QEMU
RISC-V工具链
07
数字逻辑与硬件描述语言基础
Verilog语法 · 组合逻辑 · 时序逻辑
数字逻辑硬件描述语言基础
08
单周期CPU设计
数据通路搭建 · 控制信号生成 · 指令执行流程
CPU单周期
09
多周期CPU设计
状态机控制 · 资源共享 · 性能分析
CPU多周期
10
流水线CPU设计
五级流水线 · 流水线寄存器 · 冒险类型与处理
CPU流水线
11
流水线冒险与解决
数据冒险 · 控制冒险 · 结构冒险及转发
流水线冒险解决
12
存储系统设计
Cache原理 · 直接映射 · 组相联
存储系统设计Cache
13
虚拟内存与内存管理单元
页表 · TLB · 地址转换
虚拟内存内存管理单元
14
中断与异常处理
RISC-V异常机制 · 中断控制器 · 上下文切换
异常处理RISC-V
15
RISC-V特权架构与CSR
机器模式 · 监管模式 · 用户模式
RISC-VCSR
16
总线与外设接口
AXI · APB · UART
总线外设接口
17
RISC-V扩展指令集
M扩展（乘除） · F/D扩展（浮点） · A扩展（原子）
RISC-V扩展指令集
18
RISC-V向量扩展
向量寄存器 · 向量指令 · 数据并行处理
RISC-V向量扩展
19
CPU性能评估
CPI · 流水线效率 · Amdahl定律
CPU性能评估
20
低功耗与时钟设计
时钟树 · 门控时钟 · 功耗优化技术
低功耗时钟设计
21
SoC设计基础
片上系统架构 · 总线互联 · IP集成
SoC设计基础
22
FPGA开发流程
开发板 · 综合 · 布局布线
FPGA开发流程
23
RISC-V CPU实战项目（一）
单周期CPU的Verilog实现与仿…
RISC-VCPU
24
RISC-V CPU实战项目（二）
流水线CPU的Verilog实现与冒…
RISC-VCPU
25
RISC-V CPU实战项目（三）
带Cache和中断的CPU设计
RISC-VCPU
26
RISC-V CPU实战项目（四）
运行操作系统（如RTOS或Linux…
RISC-VCPU
27
常见问题与调试技巧
仿真波形分析 · 逻辑分析仪 · GDB调试
常见问题调试技巧
28
RISC-V生态与开源项目
Rocket · BOOM · PULP
RISC-V生态
29
前沿趋势与扩展
RISC-V在AI · IoT · 高性能计算中的应用与挑战
前沿趋势扩展
30
综合复习与项目答辩
知识体系梳理 · 项目展示 · 常见面试题解析
综合复习项目答辩