所属分类：嵌入式Linux与RTOS 当前为单品课程，可返回上一级继续浏览同方向资料。
← 返回上一级
← 返回所属目录 咨询 / 购买

RISC-V从入门到芯片级调试

共计 30 章节
点击此处阅读海量试读课程：100+行业、1000+细分领域
01
课程导入
RISC-V的起源 · 设计哲学 · 与ARM/x86的对比
课程导入RISC-V
02
RISC-V基础指令集
RV32I核心指令格式 · 寄存器约定 · 立即数编码
RISC-V基础指令集
03
RISC-V特权架构
机器模式 · 监督模式 · 用户模式
RISC-V特权架构
04
RISC-V汇编编程
汇编语法 · 伪指令 · 函数调用约定
RISC-V汇编编程
05
链接脚本与启动代码
链接脚本的作用 · 内存布局 · 启动代码（crt0）的编写
链接脚本启动代码
06
RISC-V工具链
GCC/Clang交叉编译器的安装与… · Binutils工具 · Makefile/CMake构建系统
RISC-V工具链
07
模拟器与QEMU
QEMU的RISC-V系统模拟 · virt平台介绍 · 如何用QEMU运行和调试裸机程序
QEMU模拟器
08
RISC-V Linux内核启动
内核编译 · 设备树（DTB） · U-Boot引导流程
RISC-VLinux
09
RISC-V调试基础
GDB调试器的使用 · 断点 · 单步
RISC-V调试基础
10
OpenOCD与JTAG调试
JTAG/SWD协议 · OpenOCD配置 · 通过FTDI/调试器连接RISC-V…
OpenOCDJTAG
11
RISC-V硬件描述语言入门
Verilog/SystemVeri… · 以及如何用HDL描述一个简单的RIS…
RISC-V硬件描述语言入门
12
流水线CPU设计
经典五级流水线（取指 · 译码 · 执行
CPU流水线
13
RISC-V微架构实现
RV32I单周期与多周期实现 · ALU设计 · 控制单元
RISC-V微架构实现
14
总线与片上互连
TileLink · AXI4 · Wishbone等总线协议
总线片上互连
15
中断与异常处理
RISC-V异常委托 · 中断控制器（PLIC/CLINT） · 上下文切换
异常处理RISC-V
16
内存管理单元（MMU）
页表格式 · Sv39/Sv48 · TLB
MMU内存管理单元
17
缓存一致性
L1/L2缓存设计 · 写策略 · 一致性协议（MSI/MESI）
缓存一致性L1/L2
18
RISC-V向量扩展
向量指令集（V扩展） · 向量寄存器 · 数据并行编程
RISC-V向量扩展
19
RISC-V调试规范
RISC-V Debug Modul… · Debug Transport Mo… · JTAG DTM实现
RISC-V调试规范
20
芯片级调试工具
使用OpenOCD+GDB进行片上调… · Flash编程 · 硬件断点
芯片级调试工具OpenOCD+GDB
21
FPGA原型验证
在FPGA上部署RISC-V软核（如… · BOOM · VexRiscv）
FPGA原型验证
22
RISC-V SoC设计实战
基于Chisel/Verilog搭建… · 集成UART · GPIO
RISC-VSoC
23
裸机驱动开发
编写UART · GPIO · 定时器
裸机驱动开发UART
24
RTOS移植
FreeRTOS在RISC-V上的移… · 任务调度 · 上下文切换
RTOS移植
25
Linux内核调试
使用KGDB · ftrace · perf对RISC-V Linux进…
Linux内核调试
26
性能分析与优化
RISC-V性能计数器（cycle · instret） · 代码优化技巧
性能分析优化
27
安全与可信执行
RISC-V安全扩展（PMP · 物理内存保护） · TEE（如Keystone）
安全可信执行
28
常见问题与陷阱
指令未对齐 · CSR访问权限 · 中断延迟
常见问题陷阱
29
综合项目
从零构建一个可运行的RISC-V系统… · 并完成芯片级调试
综合项目RISC-V
30
课程总结与进阶方向
回顾核心知识 · 推荐学习资源 · RISC-V生态展望
课程总结进阶方向