所属分类：嵌入式Linux与RTOS 当前为单品课程，可返回上一级继续浏览同方向资料。

← 返回上一级

← 返回所属目录咨询 / 购买

JTAG边界扫描与内建自测试可测试性设计实战

共计 30 章节

点击此处阅读海量试读课程：100+行业、1000+细分领域

学习目标 · 课程结构 · 适用人群

课程导入学习目标

可测试性设计基础

DFT的基本概念 · 测试成本 · 故障模型（固定故障

可测试性设计基础DFT

JTAG标准与IEEE 1149.1

JTAG的历史背景 · IEEE 1149.1标准的核心架构 · TAP控制器状态机

边界扫描寄存器与单元

边界扫描单元（BSC）的结构与功能 · 边界扫描寄存器的配置 · 旁路寄存器

边界扫描寄存器单元

TAP控制器与指令集

TAP控制器的状态转换 · 测试访问端口（TAP）引脚定义 · 常用指令（EXTEST

边界扫描链的构建与配置

多芯片边界扫描链的级联 · 扫描链的插入与优化 · BSD文件（Boundary Sca…

边界扫描链的构建配置

边界扫描测试应用

互连测试 · 引脚级测试 · 板级故障诊断

边界扫描测试应用互连测试

内建自测试（BIST）基础

BIST的概念 · 分类（逻辑BIST · 存储器BIST

BIST内建自测试

逻辑BIST（LBIST）

LBIST的架构 · 伪随机测试模式生成（PRPG） · 特征分析（MISR）

存储器BIST（MBIST）

存储器故障模型（地址译码故障 · 单元故障等） · MBIST的算法（March算法等）

BIST与JTAG的结合

如何通过JTAG接口控制BIST引擎 · BIST指令的扩展 · 测试结果的读取与诊断

可测试性设计流程

DFT规划 · 扫描链插入 · BIST插入

可测试性设计流程DFT

扫描测试基础

扫描链的原理 · 扫描触发器 · 扫描使能控制

扫描测试基础扫描链的原理

压缩测试技术

测试数据压缩 · 响应压缩 · X处理

压缩测试技术测试数据压缩

边界扫描与BIST的仿真验证

如何在仿真环境中验证边界扫描和BIS… · 测试向量的生成与仿真 · 覆盖率分析

BIST边界扫描

JTAG与BIST的硬件实现

RTL代码编写 · 综合与布局布线中的DFT约束 · 时钟与复位处理

边界扫描在系统级测试中的应用

系统级互连测试 · 多板系统测试 · 边界扫描在高速接口测试中的挑战

边界扫描系统级测试

BIST在SoC中的应用

SoC中多个BIST引擎的管理 · BIST调度 · 测试时间优化

测试访问机制（TAM）与测试壳

IEEE 1500标准 · 测试壳设计 · TAM的优化

TAM测试访问机制

故障诊断与调试

基于边界扫描和BIST的故障诊断方法 · 诊断数据格式 · 故障字典

故障诊断调试

可测试性设计工具与流程

主流EDA工具（如Synopsys… · Mentor Tessent等）的使… · DFT约束文件

可测试性设计工具流程

边界扫描与BIST的测试成本分析

测试时间 · 测试设备成本 · 测试覆盖率与良率的关系

BIST边界扫描

低功耗可测试性设计

低功耗设计对DFT的影响 · 功耗感知的扫描链设计 · BIST的低功耗技术

低功耗可测试性设…DFT

高速接口与边界扫描

高速串行接口（如PCIe · USB）的测试挑战 · 边界扫描在高速信号测试中的局限性

高速接口边界扫描

JTAG与BIST的标准化与演进

IEEE 1149.1的更新 · IEEE 1149.7 · IEEE 1687（IJTAG）等新…

基于一个简单SoC的DFT设计 · 包括扫描链插入 · BIST集成

案例实战SoC

板级边界扫描测试 · 故障注入与诊断 · 以及如何编写测试程序

案例实战板级边界扫描测试

常见问题与陷阱

JTAG链不稳定 · BIST覆盖率不足 · 扫描链时序问题

常见问题陷阱

将JTAG · BIST与DFT技术融合到实际项目中 · 如何评估DFT方案的优劣

综合提升JTAG

课程总结与展望

回顾核心知识点 · 总结实战经验 · 推荐学习资源

课程总结回顾核心知识点