VIP20

本课程属于：006-CMSIS-NN与ARM Cortex-M推理加速 嵌入式边缘AI与TinyML · 共 20 门相关课程，组合学习更完整。

查看所属VIP全部课程 →

← 返回所属目录咨询 / 购买

4. CMSIS-NN卷积加速：Conv2D和Depthwise Conv性能提升

共计 30 章节

点击此处阅读海量试读课程：100+行业、1000+细分领域

了解CMSIS-NN在嵌入式AI中的… · 明确Conv2D和Depthwise…

课程导入CMSIS-NN

嵌入式卷积基础

回顾标准卷积与深度可分离卷积的数学原… · 计算量对比及在MCU上的瓶颈

嵌入式卷积基础回顾标准卷积

CMSIS-NN框架概览

掌握CMSIS-NN的软件架构 · 函数库结构 · 数据布局（NHWC/NCHW）及与C…

CMSIS-NN框架概览

硬件特性与优化前提

理解ARM Cortex-M系列CP… · SIMD（DSP扩展） · MAC单元

硬件特性优化前提

Conv2D的朴素实现与性能瓶颈

分析标准卷积在MCU上的直接实现方式 · 定位计算 · 访存

Conv2D的朴素实现

CMSIS-NN Conv2D核心函数解析

深入剖析arm_convolve_s… · 内部流程和输出要求

im2col变换原理与实现

掌握im2col将卷积转为矩阵乘的机… · 理解其在CMSIS-NN中的变体及内…

im2col变换原理

矩阵乘优化

基于GEMV/GEMM的优化技巧 · 包括循环展开 · 寄存器分块

矩阵乘优化GEMV/GEMM

SIMD与DSP指令加速

利用SSAT · SMLAD · SMLALD等ARM DSP指令实现…

量化与数据类型优化

理解int8/uint8量化对卷积性… · 掌握CMSIS-NN中非对称量化的实…

量化数据类型优化

内存布局与对齐优化

分析数据对齐 · 通道数填充（padding）对SIM… · 掌握内存重排技巧

内存布局对齐优化

卷积核与输入重排

学习如何将卷积核和输入特征图重排为更…

卷积核输入重排

输出计算与累加器管理

掌握多通道累加 · 32位累加器使用 · 结果饱和与反量化流程

输出计算累加器管理

激活函数与池化融合

了解ReLU · ReLU6等激活函数如何与卷积融合 · 减少内存访问和计算开销

激活函数池化融合

Depthwise Conv原理与特点

对比标准卷积 · 明确深度可分离卷积中Depthwis…

CMSIS-NN Depthwise Conv实现解析

分析arm_depthwise_co… · 循环结构和优化点

CMSIS-NNDepthwise

Depthwise Conv的通道并行优化

利用多通道同时处理 · SIMD打包和寄存器复用提升计算效率

Depthwise Conv的访存优化

优化输入/输出行缓冲 · 滑动窗口和边界处理 · 减少重复加载

性能对比实验

在典型MCU（如STM32F4 · Cortex-M7）上对比标准Con…

性能对比实验MCU

基于Cycle Counter的性能剖析

使用DWT->CYCCNT等硬件计数… · 分析性能瓶颈

编译器优化与链接选项

掌握-O3 · -funroll-loops · -mthumb等编译选项对卷积性能的…

编译器优化链接选项

内存池与缓冲区管理

学习静态内存分配 · 双缓冲 · DMA协同等技巧

内存池缓冲区管理

多线程与RTOS集成

在支持多核或SMP的MCU上 · 如何利用CMSIS-RTOS2并行化…

图像分类模型中的Conv2D加速 · 在MCU上部署并优化第一层卷积

案例实战Conv2D

关键词唤醒中的Depthwise C… · 优化Depthwise卷积以降低延迟…

案例实战Depthwise

常见问题与调试技巧

处理输出错误 · 量化误差 · 内存越界

常见问题调试技巧

性能调优方法论

从算法 · 实现 · 编译

性能调优方法论从算法

与CMSIS-NN其他算子协同

理解Conv2D/Depthwise… · 池化 · Softmax等算子的协同优化

CMSIS-NN其他算子协同

未来趋势与扩展

了解CMSIS-NN新版本特性 · Helium（MVE）指令集对卷积加… · 以及NPU/协处理器的融合

未来趋势扩展

综合项目与考核

设计一个端到端的MCU视觉识别系统 · 综合运用Conv2D和Depthwi… · 完成性能达标与报告

综合项目考核