VIP20
本课程属于：006-EMI与EMC整改参数设计 射频微波与通信硬件 · 共 20 门相关课程，组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录 咨询 / 购买

时钟电路EMI抑制中的展频与端接匹配参数

共计 30 章节
点击此处阅读海量试读课程：100+行业、1000+细分领域
01
课程导入
学习目标 · 课程结构 · EMI基本概念与法规背景
课程导入学习目标
02
时钟电路基础
时钟信号特性 · 谐波产生机理 · 常见时钟拓扑
时钟电路基础时钟信号特性
03
EMI基础理论
辐射与传导干扰 · 近场与远场 · dBuV与dBm单位
EMI基础理论
04
展频技术原理
展频时钟（SSC）的基本概念 · 调制方式（三角波/正弦波）与频谱扩展…
展频技术原理SSC
05
展频参数详解
调制率 · 调制深度 · 展频百分比
展频参数详解调制率
06
展频时钟的工程实现
展频IC选型 · 配置寄存器 · 与PLL/FPGA的集成方法
展频时钟的工程实…IC
07
展频技术的局限性
对系统时序的影响 · 与高速接口的兼容性 · 误码率风险
展频技术的局限性对系统时序的影响
08
端接匹配基础
传输线理论 · 特性阻抗 · 反射与振铃
端接匹配基础传输线理论
09
时钟端接方式
串联端接 · 并联端接 · 戴维南端接
时钟端接方式串联端接
10
端接参数计算
电阻值计算 · 功耗估算 · 信号完整性仿真验证
端接参数计算电阻值计算
11
端接与EMI的关系
端接对过冲 · 振铃 · 边沿速率的影响
EMI端接
12
展频与端接的协同设计
如何同时优化展频参数和端接网络以最大…
展频端接的协同设计
13
PCB布局与布线
时钟走线阻抗控制 · 参考平面完整性 · 过孔与换层处理
PCB布局
14
滤波与屏蔽辅助
铁氧体磁珠 · 共模扼流圈 · 屏蔽罩在时钟EMI抑制中的应用
滤波屏蔽辅助
15
仿真工具与流程
使用SPICE · HyperLynx · ADS进行展频和端接的联合仿真
仿真工具流程
16
案例实战一
单端时钟（如25MHz晶振）的展频与…
案例实战一MHz
17
案例实战二
差分时钟（如LVDS · HCSL）的端接匹配与展频应用
案例实战二LVDS
18
案例实战三
DDR总线时钟的展频与端接优化
案例实战三DDR
19
案例实战四
PCIe/SerDes参考时钟的展频…
案例实战四PCIe/SerDes
20
案例实战五
汽车电子中的时钟EMI抑制（CISP…
案例实战五EMI
21
常见问题一
展频导致系统时序裕量不足 · 如何权衡
常见问题一展频导致系统时序…
22
常见问题二
端接电阻值偏差对EMI和信号质量的影…
常见问题二EMI
23
常见问题三
展频与锁相环（PLL）的相互作用 · 如何避免失锁
常见问题三PLL
24
常见问题四
多层板中端接电阻的布局位置对EMI的…
常见问题四EMI
25
常见问题五
如何测量展频效果和端接质量（频谱仪 · TDR · 示波器）
常见问题五如何测量展频效果
26
调试与优化方法
EMI预测试 · 问题定位 · 参数调整迭代流程
调试优化方法
27
成本与可靠性
展频IC和端接元件的选型成本 · 长期可靠性考量
成本可靠性
28
行业标准与规范
FCC · CE · CISPR
行业标准规范
29
综合项目实战
设计一个完整的时钟电路EMI抑制方案…
综合项目实战EMI
30
课程总结与进阶
知识体系回顾 · 常见误区 · 未来趋势（如可编程展频
课程总结进阶