首页
›
实战100例
›
042-CPU微架构与性能优化实战
›
《RISC-V流水线架构优化实战100例》
VIP12
本课程属于：042-CPU微架构与性能优化实战
实战100例 · 共 12 门相关课程，组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录
咨询 / 购买
《RISC-V流水线架构优化实战100例》
共 100 例
01
基础五级流水线搭建
02
流水线寄存器设计
03
数据冒险检测与转发
04
加载使用冒险处理
05
控制冒险与分支预测静态预测
06
分支目标缓冲器（BTB）设计
07
分支历史表（BHT）与两位饱和计数器
08
全局历史分支预测器
09
返回地址栈（RAS）优化
10
流水线停顿优化
11
指令缓存（I-Cache）与流水线交互
12
数据缓存（D-Cache）与访存阶段优化
13
写缓冲（Write Buffer）设计
14
非阻塞缓存（Non-blocking Cache）
15
流水线中的异常处理
16
中断处理与流水线恢复
17
乘法除法指令扩展
18
单周期与流水线性能对比
19
流水线深度优化（6级流水线）
20
超标量流水线初步
21
动态调度（记分牌算法）
22
Tomasulo算法实现
23
寄存器重命名
24
乱序执行与顺序提交
25
指令窗口与发射逻辑
26
多周期指令的流水线集成
27
浮点流水线设计
28
向量指令扩展（V扩展）初步
29
流水线中的特权指令处理
30
虚拟内存支持（页表遍历）
31
TLB设计
32
流水线中的原子指令（A扩展）
33
分支预测与流水线协同优化
34
循环缓冲（Loop Buffer）
35
预取优化
36
数据预取
37
流水线时钟门控
38
操作数隔离
39
流水线级平衡
40
关键路径优化
41
旁路网络优化
42
多周期指令调度
43
静态指令调度（编译器辅助）
44
动态分支预测器（锦标赛预测器）
45
间接跳转预测
46
流水线中的陷阱处理
47
性能计数器集成
48
流水线验证环境搭建
49
形式化验证初步
50
流水线死锁检测与避免
51
低功耗流水线设计
52
可重构流水线
53
容错流水线
54
多核流水线同步
55
硬件线程（SMT）初步
56
流水线中的功耗管理（DVFS）
57
分支预测与功耗权衡
58
缓存与流水线协同设计
59
流水线中的安全漏洞（Spectre）缓解
60
Meltdown缓解
61
指令压缩扩展（C扩展）支持
62
流水线中的调试支持
63
流水线性能模拟器开发
64
基于FPGA的流水线原型
65
流水线中的时钟偏移处理
66
异步流水线初步
67
弹性流水线
68
流水线中的错误检测（奇偶校验）
69
流水线恢复机制（检查点）
70
多周期路径优化
71
流水线中的时钟门控单元设计
72
数据旁路与转发路径优化
73
分支预测器更新策略
74
流水线中的指令融合
75
微操作（uop）分解
76
指令队列设计
77
重排序缓冲区（ROB）容量优化
78
保留站设计
79
加载队列与存储队列
80
内存消歧
81
存储转发
82
分支预测恢复机制
83
流水线中的多周期乘法优化
84
除法器优化
85
浮点加法流水线
86
浮点乘法与融合乘加（FMA）
87
SIMD指令支持
88
可配置流水线参数
89
流水线验证覆盖率提升
90
基于UVM的流水线验证
91
流水线性能分析工具
92
功耗-性能权衡（PPA）优化
93
流水线中的时钟树综合
94
流水线物理设计
95
流水线中的可测试性设计（DFT）
96
流水线中的自测试（BIST）
97
基于RISC-V的SoC集成
98
流水线启动与复位策略
99
流水线中的调试接口（JTAG）
100
流水线中的性能监控单元
所属VIP或分类
同VIP：ARMv8架构原理与系统开发实战100例
同VIP：C++-NPU推理引擎与多模型流水线实战100例
同VIP：Cache命中率提升的代码布局方法实战100例