首页
›
实战100例
›
040-Zynq与AI硬件加速实战
›
《NPU硬件加速器RTL设计实战100例》
VIP8
本课程属于：040-Zynq与AI硬件加速实战
实战100例 · 共 8 门相关课程，组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录
咨询 / 购买
《NPU硬件加速器RTL设计实战100例》
共 100 例
01
NPU MAC阵列基础单元设计
02
可配置MAC阵列尺寸
03
MAC阵列流水线优化
04
低功耗MAC单元设计
05
MAC阵列数据广播与权重加载
06
权重静态与动态加载控制
07
输入特征图行缓存设计
08
多通道输入处理
09
卷积计算单元（3x3卷积）
10
卷积计算单元（可配置步长与填充）
11
深度可分离卷积实现
12
池化单元设计（最大池化）
13
池化单元设计（平均池化）
14
激活函数单元（ReLU）
15
激活函数单元（Leaky ReLU）
16
激活函数单元（Sigmoid近似）
17
全连接层计算单元
18
矩阵乘法单元（通用）
19
向量点积单元
20
数据格式转换（定点与浮点）
21
量化支持（8位量化）
22
量化支持（混合精度）
23
激活值静态存储管理
24
权重存储与调度
25
直接内存访问（DMA）控制器
26
数据流控制（行流）
27
数据流控制（输出流）
28
数据流控制（权重流）
29
片上网络（NoC）基础路由
30
PE间数据通信
31
多核NPU同步机制
32
控制单元（有限状态机）
33
指令集架构（ISA）定义
34
指令译码器
35
程序计数器与指令序列
36
中断处理机制
37
调试接口（JTAG）
38
性能计数器
39
功耗管理单元
40
时钟域交叉处理
41
复位策略
42
可测试性设计（扫描链）
43
内建自测试（BIST）
44
错误检测与纠正（ECC）
45
安全模块（数据加密）
46
安全模块（数据解密）
47
安全模块（哈希）
48
随机数生成器
49
温度传感器接口
50
电压调节器控制
51
时钟生成（PLL配置）
52
复位控制器
53
启动流程（Boot ROM）
54
外部存储器接口（DDR）
55
外部存储器接口（SRAM）
56
外部存储器接口（Flash）
57
图像输入接口（MIPI CSI-2）
58
图像输出接口（MIPI DSI）
59
显示控制器（HDMI）
60
视频编解码加速
61
音频处理加速
62
自然语言处理加速（嵌入层）
63
自然语言处理加速（注意力机制）
64
Transformer编码器加速
65
Transformer解码器加速
66
BERT推理加速
67
YOLO目标检测加速
68
ResNet推理加速
69
MobileNet推理加速
70
LSTM推理加速
71
GRU推理加速
72
RNN推理加速
73
卷积神经网络加速器（CNN）
74
循环神经网络加速器（RNN）
75
图神经网络加速器（GNN）
76
稀疏计算支持
77
剪枝网络加速
78
量化网络加速（INT8）
79
二值化网络加速
80
三元权重网络加速
81
动态形状支持
82
多任务调度
83
虚拟化支持
84
虚拟内存管理
85
中断控制器
86
定时器
87
看门狗定时器
88
GPIO控制器
89
UART通信接口
90
SPI通信接口
91
I2C通信接口
92
PCIe接口（简化）
93
以太网接口（MAC）
94
USB接口（设备）
95
SD卡接口
96
摄像头接口（并行）
97
显示接口（RGB）
98
音频接口（I2S）
99
传感器融合
100
电机控制PWM
所属VIP或分类
同VIP：CORDIC算法硬件实现与调优实战100例
同VIP：FPGA-AI加速器设计实战100例
同VIP：NVDLA开源NPU定制化设计实战100例