首页
›
实战100例
›
008-Verilog VHDL RTL设计实战
›
《Verilog卷积RTL实战100例》
VIP13
本课程属于:008-Verilog VHDL RTL设计实战
实战100例 · 共 13 门相关课程,组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录
咨询 / 购买
《Verilog卷积RTL实战100例》
共 100 例
01
3x3卷积核的滑动窗口生成器
02
5x5卷积核的滑动窗口生成器
03
可配置尺寸的滑动窗口生成器
04
单通道3x3卷积计算单元
05
多通道3x3卷积计算单元
06
带偏置的卷积计算单元
07
可配置卷积核系数的卷积单元
08
流水线化的卷积计算单元
09
并行乘法器卷积单元
10
基于加法树的部分和累加器
11
单输出通道卷积模块
12
多输出通道卷积模块
13
卷积层控制器
14
行缓冲器设计
15
双行缓冲器交替读写
16
多行缓冲器组
17
输入图像边界填充
18
可配置填充模式
19
步长为2的卷积窗口生成
20
可配置步长的卷积模块
21
膨胀卷积(空洞卷积)窗口生成
22
分组卷积模块
23
深度可分离卷积模块
24
1x1卷积模块
25
转置卷积(反卷积)模块
26
卷积层与激活函数结合
27
卷积层与池化层结合
28
卷积层与批归一化结合
29
卷积层与残差连接
30
卷积层数据流控制
31
卷积层输入输出握手协议
32
卷积层FIFO缓冲
33
卷积层流水线设计
34
卷积层并行度配置
35
卷积层定点数量化
36
卷积层低比特量化
37
卷积层权重存储与加载
38
卷积层权重预加载
39
卷积层输入图像存储
40
卷积层输出特征图存储
41
卷积层地址生成器
42
卷积层DMA接口
43
卷积层中断与状态寄存器
44
卷积层可编程配置寄存器
45
卷积层多模式配置
46
卷积层性能计数器
47
卷积层功耗优化
48
卷积层面积优化
49
卷积层时序优化
50
卷积层测试平台
51
卷积层自检模块
52
卷积层错误检测
53
卷积层多实例复用
54
卷积层动态权重更新
55
卷积层多精度支持
56
卷积层浮点支持
57
卷积层与激活函数融合
58
卷积层与池化融合
59
卷积层与BN融合
60
卷积层多核阵列
61
卷积层脉动阵列
62
卷积层行固定数据流
63
卷积层输出固定数据流
64
卷积层权重固定数据流
65
卷积层输入图像分块处理
66
卷积层输出图像分块处理
67
卷积层多通道并行处理
68
卷积层多输出通道并行处理
69
卷积层可重构数据路径
70
卷积层动态精度缩放
71
卷积层饱和与截断处理
72
卷积层舍入模式
73
卷积层权重矩阵转置
74
卷积层权重翻转
75
卷积层多核共享行缓冲
76
卷积层多核共享权重
77
卷积层输入广播
78
卷积层部分和累积
79
卷积层输出累加器
80
卷积层输入数据重排
81
卷积层输出数据重排
82
卷积层多时钟域处理
83
卷积层异步复位
84
卷积层低功耗状态
85
卷积层可测试性设计
86
卷积层FPGA原型验证
87
卷积层ASIC实现考虑
88
卷积层与外部存储器接口
89
卷积层数据压缩
90
卷积层剪枝支持
91
卷积层Winograd算法
92
卷积层FFT算法
93
卷积层快速乘法器
94
卷积层加法器树优化
95
卷积层寄存器优化
96
卷积层存储器带宽优化
97
卷积层多任务调度
98
卷积层动态配置切换
99
卷积层错误恢复
100
卷积层系统集成
所属VIP或分类
同VIP:ASIC-FPU与定点RTL设计实战100例
同VIP:FPGA-Verilog高速接口实战100例
同VIP:Verilog-CORDIC与FFT实战100例